利用集成运放作基本放大电路,引入各种不同的反馈,使用不同的外围器件,可构成具有不同功能的运算电路。在模拟运算电路中,当输入电压变化时,输出电压将按一定的数学规律随之变化。为了实现模拟运算,集成运放必须工作于线性区,在深度负反馈条件下,利用不同的反馈网络可以实现不同的运算关系。而这些运算功能电路都是在上一节提及的两种基本输入方式放大电路的基础上组合和演变而来的。
6.5.1 加法运算电路
Section titled “6.5.1 加法运算电路”一、反相加法电路
Section titled “一、反相加法电路”图 6.5.1 所示为两个输入信号的反相加法电路。
图 6.5.1 所示电路中,由于 N 点为“虚地”,很容易得到
i _ 1 = frac v _ 1 1R _ 1 (6.5.1) i _ 2 = frac v _ 1 2R _ 2 (6.5.2) i _ F = frac - v _ OR _ F (6.5.3)
且有
i _ 1 + i _ 2 = i _ F可以得到
frac v _ I1R _ 1 + frac v _ I2R _ 2 = frac - v _ OR _ F (6.5.4)即
v _ O = - (frac R _ FR _ 1 v _ I1 + frac R _ FR _ 2 v _ I2) (6.5.5)从而实现了两输入信号的反相比例相加。若取 R₁ = R₂ ,则有
v _ O = - frac R _ FR _ I (v _ I1 + v _ I2) (6.5.6)根据运放两输入端直流电阻平衡的要求,应使
R ^ prime = R _ 1 / / R _ 2 / / R _ F (6.5.7)反相相加运算电路可以推广到对多个信号的求和。读者可以根据需求和上面介绍的分析方法进行设计。
二、同相加法电路
Section titled “二、同相加法电路”图 6.5.2 所示电路是实现两个输入信号同相相加的加法电路。很明显只要求出 P 点电压与输入电压的关系,代入同相放大电路的公式即可。
根据图 6.5.2 电路,有 i₁ + i₂ = i₃,即
frac v _ I1 - v _ PR _ 2 + frac v _ I2 - v _ PR _ 3 = frac v _ PR _ 4 (6.5.8)式中, vₚ 为 P 点对地电位,可以得到
v _ p = R _ p (frac v _ IIR _ 2 + frac v _ I2R _ 3) (6.5.9)式中, R_(P)=R₂parallel R₃parallel R₄ 。所以电路总的输出和输入的关系为
v _ O = (1 + frac R _ FR _ 1) R _ P (frac v _ 1 1R _ 2 + frac v _ 1 2R _ 3) (6.5.10)
在满足运放输入端直流电阻平衡,即 R₁ parallel R_(F) = R₂ parallel R₃ parallel R₄ 时,输出的表达式变为
v _ O = frac R _ FR _ 2 v _ I1 + frac R _ FR _ 3 v _ I2 (6.5.11)6.5.2 减法运算电路
Section titled “6.5.2 减法运算电路”一、差分输入减法电路
Section titled “一、差分输入减法电路”图 6.5.3 所示为差分输入减法电路的原理图。两路输入信号 v₁1 和 v₁2 分别通过电阻 R₂
和 R₁ 接至运放的同相输入端与反相输入端,为一个同相放大电路和一个反相放大电路的组合。
输出电压 v₀ 通过反馈电阻 R_(F) 反馈回反相输入端,形成深度负反馈,对输入信号 v₁1 而言,为电压串联负反馈,对输入信号 v₁2 而言,为电压并联负反馈。

应用叠加定理以及前面对同相输入、反相输入放大电路的分析结果,当 v₁2=0 时不难求出
v _ O1 = frac R _ 3R _ 2 + R _ 3 (1 + frac R _ FR _ 1) v _ II (6.5.12)图 6.5.3 差分输入减法电路
当 v_(II) = 0 时
v _ O2 = - frac R _ FR _ I v _ I2 (6.5.13)叠加后有
v _ O = v _ O1 + v _ O2 = frac R _ 3R _ 2 + R _ 3 (1 + frac R _ FR _ 1) v _ I1 - frac R _ FR _ 1 v _ I2 (6.5.14)在满足运放输入端直流电阻平衡,即 R₁ parallel R_(F) = R₂ parallel R₃ 时,同时令 R₁ = R₂, R₃ = R_(F),输出的表达式变为
v _ O = frac R _ FR _ I (v _ II - v _ I2) (6.5.15)该电路实现输出电压 v₀ 与两个输入信号之差 (v₁1-v₁2) 成正比,完成模拟减法运算。
上面介绍的差分减法运算电路有如下缺点:一是电阻的选取和调整不够方便;二是对每个信号源输入电阻均较小。因此,必要时可用两个运放来设计减法运算电路,如图 6.5.4所示。

由于第一级的输出电阻近似为零,因而后级对它的负载作用可以忽略,故两级的输出与输入的关系可以直接分开计算,即,不考虑后级的输入电阻对本级的负载作用,也不考虑本级的输出电阻对后级的影响。
v _ O1 = (1 + frac R _ F1R _ I) v _ II (6.5.16) v _ O = (1 + frac R _ F2R _ 3) v _ I2 - frac R _ F2R _ 3 v _ O1 = (1 + frac R _ F2R _ 3) v _ I2 - frac R _ F2R _ 3 (1 + frac R _ F1R _ 1) v _ I1 (6.5.17)若取 R₁ = R_(F2), R_(F1) = R₃ 时,表达式变为
v _ O = (1 + frac R _ F2R _ 3) (v _ I2 - v _ II) (6.5.18)关于运放输入端直流平衡电阻 R₂ 、 R₄ 的取值,可按前面的方法确定。
二、反相求和减法电路
Section titled “二、反相求和减法电路”将某一输入信号反相后加到前面介绍的加法电路中,也可以构成减法电路,如图 6.5.5所示。
根据图 6.5.5 所示电路可以得到

当取 R_(F1) = R₄ ,且 R₁ = R₂ = R₅ 时,有
v _ O = frac R _ F2R _ I (v _ II + v _ I2 - v _ I3) (6.5.21)运放输入端直流平衡电阻 R₃ 、 R₆ 的取值,请读者自己确定。
6.5.3 积分运算电路
Section titled “6.5.3 积分运算电路”一、基本积分电路
Section titled “一、基本积分电路”图 6.5.6 所示为基本积分电路,与反相放大电路相似,但反馈元件为电容,该电路的输出电压与输入电压为积分运算关系。
图 6.5.6 电路中 N 点电位 v_(N)=0 ,为“虚地”。电阻 R 中的电流
i _ _ R = frac v _ _ 1R (6.5.22)流过电容 C 的电流为
i _ c = C frac d v _ cd t = - C frac d v _ 0d t (6.5.23)两电流相等,即
frac v _ IR = - C frac d v _ 0d t (6.5.24)通过上式,可解出
v _ 0 = - frac 1R C ∫_ 0 ^ t v _ 1 (t) d t + v _ 0 (t _ 0) (6.5.25)式(6.5.25)中 v₀(t₀) 为积分的初始条件,也就是 t₀ 时刻的输出电压值。
假设输入信号 v₁ 是一个如图 6.5.7 所示的阶跃信号,且在 t=0 时刻,电容上的电压为零,也就是 v₀(t₀)=0 。
当 t ≥slant 0 时,有
v _ O = - frac 1R C ∫_ 0 ^ t V _ m d t = - frac V _ mR C t (text 当 | v _ O | < | V _ OL | text 时) (6.5.26)

这是由于电容 C 以恒定电流 i_(R)=v₁/R 充电,所以输出电压 v₀ 负向线性增加。当 v₀ 达到运放的反向限幅区时,运放进入非线性工作状态,输出保持不变,积分作用停止。可见,要保持正常的积分关系,对积分时间应有所限制。积分时间限制的值为 t₁ (如图 6.5.7 所示),即
t _ 1 = - frac V _ OLV _ m R C (6.5.27)式中, V_(OL) 为一负值。
以上是对积分电路在时域进行分析,也可在频域对其进行分析,得到其传输函数。
由于电容 C 的正弦稳态容抗可表示为 (1)/(jω C) ,根据反相放大电路的传输函数公式,可以写出
dot V _ o (j ω) = - frac frac 1j ω CR dot V _ i (j ω) = - frac 1j ω R C dot V _ i (j ω) (6.5.28)式 (6.5.28) 也表明,在时域中输出电压正比于输入电压的积分。
利用积分电路,可以把方波电压信号变换为三角波电压信号,这部分内容将会在讲解波形发生器时介绍。
二、同相输入积分电路
Section titled “二、同相输入积分电路”同相输入积分电路如图 6.5.8 所示。对其进行正弦稳态分析可得
dot I _ i (j ω) = frac dot V _ i (j ω) - dot V _ p (j ω)R (6.5.29) dot I _ 2 (j ω) = frac dot V _ o (j ω) - dot V _ p (j ω)R (6.5.30) dot I _ 3 (j ω) = frac dot V _ p (j ω)frac 1j ω C = j ω C dot V _ p (j ω) (6.5.31)
由于 dotI₃(jω) = dotI₂(jω) + dotI₁(jω) ,有
j ω C dot V _ p (j ω) = frac dot V _ i (j ω) - dot V _ p (j ω)R + frac dot V _ o (j ω) - dot V _ p (j ω)R (6.5.32)根据运放线性应用时, dotVₚ(jω)=dotV_(N)(jω)=1/2dotVₒ(jω) ,可以得到
dot V _ o (j ω) = frac 2j ω R C dot V _ i (j ω) (6.5.33)电路如图 6.5.9 所示,设各运放为理想运放,R₁=100 kΩ , R=10 kΩ , C=1 μ F ; v₁1=v₁2=-2.5 V , v₁3=5.1 V,运放的供电电源为 ±15 V,运放的 V_(OH)=13 V , V_(OL)=-13 V ; 当 t=0 时,v_(C)=0 V 。

请问运放 A₁ ∼ A₄ 各组成什么电路?
如果在 t=0 时刻接入输入信号和电源,求 t=4.9 s 时各运放的输出电压。
在 t=15.5 s 时,各运放的输出电压为多少?
解
(1) A₁ 构成反相输入加法电路; A₂ 构成同相放大电路(输入端有电阻分压); A₃ 构成
差分输入的减法电路; A₄ 构成反相积分电路。
(2) 当 t=4.9 s 时,有
v _ 0 1 = - (v _ 1 1 + v _ 1 2) = - (- 2. 5 - 2. 5) V = 5 Vv _ 0 2 = frac RR + R (1 + frac RR ) v _ 1 3 = v _ 1 3 = 5. 1 Vv _ 0 3 = frac RR + R (1 + frac RR ) v _ 0 2 - frac RR v _ 0 1 = (5. 1 - 5) V = 0. 1 Vv _ 0 4 = - frac 1R _ 1 C ∫_ 0 ^ t v _ 0 3 d t = - frac v _ 0 3R _ 1 C t = - 4. 9 V(3) 当 t=15.5 s 时,有
v _ 0 1 = - (v _ 1 1 + v _ 1 2) = - (- 2. 5 - 2. 5) V = 5 Vv _ 0 2 = frac RR + R (1 + frac RR ) v _ 1 3 = v _ 1 3 = 5. 1 Vv _ 0 3 = frac RR + R (1 + frac RR ) v _ 0 2 - frac RR v _ 0 1 = (5. 1 - 5) V = 0. 1 V如果假设 t=15.5 s 时,积分电路仍在线性区,有
v _ 0 4 = - frac 1R _ 1 C ∫_ 0 ^ t v _ 0 3 d t = - frac v _ 0 3R _ 1 C t = - 1 5. 5 V显然积分电路超过积分时间限制,所以输出为 V_(OL),则
v _ 0 4 = - 1 3 V6.5.4 微分运算电路
Section titled “6.5.4 微分运算电路”微分运算是积分运算的逆运算。将基本积分运算电路中的电阻 R 与电容 C 的位置互换,就可以构成基本微分运算电路,如图 6.5.10 所示。
由于运放工作于线性区,N点为“虚地”。流过电容的电流 i_(C)=Cfracdv₁dt ;流过反馈电阻的电流 i_(F)=-fracv₀R ;由于 i_(C)=i_(F) ,可以得到 v₀=-RCfracdv₁dt ,即输出电压与输入电压的微分成正比。

进行正弦稳态分析时有
dot V _ o (j ω) = - frac Rfrac 1j ω C dot V _ i (j ω) = - j ω R C dot V _ i (j ω) (6.5.34)上述基本微分电路存在以下问题。
(1)电路中的 RC 环节对反馈信号有滞后作用,使环路增益的附加相移加大,相位裕度减小,可能不满足电路稳定性的要求,甚至引起自激振荡。
(2)当输入信号突变时,输出立刻进入限幅区。为保证电路正常工作,实现微分功能,需要对输入信号的频率(或变化速率)进行限制。
6.5.5 对数与反对数运算电路
Section titled “6.5.5 对数与反对数运算电路”一、对数运算电路
Section titled “一、对数运算电路”1. 基本对数运算电路
Section titled “1. 基本对数运算电路”图 6.5.11 所示为采用二极管和运放构成的对数运算电路。由前述可知,流过二极管的正向电流与加在二极管上的电压之间近似为指数关系,或者说二极管上的正向电压与流过的电流为近似对数关系。
根据图 6.5.11 所示电路,为使二极管导通,输入电压 v₁ 应大于零。因为 N 点为“虚地”,可以得到
i _ R = frac v _ IR (6.5.35) i _ D ≈ I _ S e ^ frac v _ DV _ T = i _ R (6.5.36)因此有
v _ O = - v _ D ≈ - V _ T ln frac v _ 1I _ s R (6.5.37)式(6.5.37)表明输出电压与输入电压之间为对数关系。但在公式中 V_(T) 和 Iₛ 的存在说明运算精度受温度的影响,并且二极管在电流较小时内部载流子的复合运动不可忽略,在电流较大时内阻不可忽略,所以,仅在一定的电流范围内才满足指数特性。为了相对扩大输入电压的动态范围,实用电路中常用晶体管取代二极管。
利用晶体管的对数运算电路如图 6.5.12 所示。实用时常把晶体管的集电极与基极短路,接成二极管形式,则发射结电压 v_(BE) 与集电极电流 i_(C) 之间在相当宽的范围内(如 10⁻9 ∼ 10⁻3 A ),具有较精确的对数关系。


因为运放反相输入端为“虚地”,晶体管基极接地,所以基极与集电极同电位。可以得到
i _ _ R = frac v _ _ IR (6.5.38) i _ C ≈ I _ ES e ^ frac v _ BEV _ T = i _ R (6.5.39)因此有
v _ O = - v _ BE ≈ - V _ T ln frac v _ II _ ES R (6.5.40)虽然用晶体管替代二极管后性能有所提高,但运算精度仍受温度的影响。
2. 集成对数运算电路
Section titled “2. 集成对数运算电路”在集成对数运算电路中,根据差分电路的基本原理,利用特性相同的两只晶体管(设两只晶体管的特性一致)进行补偿,消去 I_(ES) 对运算关系的影响。型号为ICL8048的对数运算电路如图 6.5.13所示,框内为集成电路,框外为外接元件。

由于图 6.5.13 电路中 N₁ 点为“虚地”,可以得到
i _ C1 = i _ I = frac v _ IR _ I ≈ I _ ES e ^ frac v _ BE1V _ T (6.5.41)因而
v _ BE1 ≈ V _ T ln frac v _ II _ ES R _ I (6.5.42)在节点 N₂ ,由于运放两输入端流过的电流为零,有
i _ C2 ≈ I _ R ≈ I _ ES e ^ frac v _ BE2V _ T (6.5.43)因而
v _ BE2 ≈ V _ T ln frac I _ RI _ ES (6.5.44)节点 N₂ 的电位为
v _ N _ 2 = v _ BE2 - v _ BE1 ≈ - V _ T ln frac v _ 1I _ R R _ 1 (6.5.45)因此输出为
v _ O ≈ - (1 + frac R _ 4R _ 5) V _ T ln frac v _ II _ R R _ 1 (6.5.46)式(6.5.46)中仍有 V_(T) 存在,与温度有关,可将外接电阻 R₅ 选为具有正温度系数的热敏电阻,以补偿 V_(T) 的温度特性。当环境温度升高时,R₅ 阻值增大,使得放大倍数减小,以补偿 V_(T) 随温度升高的增加,使 v₀ 在 v₁ 不变时基本稳定。
二、指数运算电路
Section titled “二、指数运算电路”将图 6.5.12 所示对数运算电路中的电阻和晶体管互换,便可得到指数运算电路,如图 6.5.14 所示。
因为集成运放反相输入端为“虚地”,为使晶体管导通, V_(BE) 必须正偏,所以 v₁ 应大于零,且只能在发射结导通电压范围内,故输入信号的变化范围也较小。
根据图 6.5.14 所示电路,反相输入端为“虚地”, 可以得到
r l & v _ I = v _ BE & i _ F = i _ E ≈ I _ ES e ^ frac v _ IV _ T (6.5.47)(6.5.48)

输出电压为
v _ O = - i _ F R ≈ - R I _ ES e ^ frac v _ 1V _ T (6.5.49)从式(6.5.49)可以看出,输出 v₀ 与输入 v₁ 是指数关系,同时运算结果与受温度影响较大的 V_(T), I_(ES) 有关,因而指数运算的精度也与温度有关。
三、利用指数、对数运算电路构成乘法、除法器
Section titled “三、利用指数、对数运算电路构成乘法、除法器”利用指数、对数运算电路构成乘法器的框图如图 6.5.15 所示,具体电路如图 6.5.16 所示。


图 6.5.16中
v _ O1 ≈ - V _ T ln frac v _ III _ ES R (6.5.50) v _ O2 ≈ - V _ T ln frac v _ I2I _ ES R (6.5.51) v _ 03 = - (v _ 01 + v _ 02) ≈ - V _ T ln frac v _ 11 v _ 12(I _ ES R) ^ 2 (6.5.52) v _ O ≈ - I _ S R e ^ frac v _ 03V _ T ≈ - frac v _ I1 v _ I2I _ ES R = k (v _ I1 · v _ I2) (6.5.53)可见,输出 v₀ 与输入 v₁1 、 v₁2 之间为乘法关系。只要将图 6.5.16 中的加法电路改为减法器,就可以得到除法运算电路。