4.1 时序电路的特点

第4章 集成触发器

从本章开始学习时序逻辑电路(Sequential Logic Circuit)的分析与设计。主要介绍触发器的特点、构成及时序电路描述和分析方法。

前面介绍的各种组合逻辑电路虽然逻辑功能不同，但有一个共同点，那就是某一时刻的输出，仅仅由该时刻的输入决定，而与该时刻以前电路的状态没有关系;在电路结构上，一般是没有反馈的。

时序电路的特征是输出不仅和当前的输入有关，而且也和以前的输入有关。换句话说，即使当前的输入是相同的，但由于以前的输入不同，输出也可能不同。因此这类电路必须具有记忆功能。

最常用的记忆元件是双稳态触发器(Flip-Flop, F-F)，因为有两个稳定状态（简称稳态），故此得名。本章将介绍各类集成触发器的原理、功能及描述方法，是时序电路分析的基础，需要注意TTL触发器和CMOS触发器在使用上的差别。